寄生參數(shù)詳解,寄生參數(shù)對(duì)電路的影響-KIA MOS管

寄生參數(shù)是什么

寄生參數(shù)是指在建立模型或系統(tǒng)時(shí)，為了更好地描述模型或系統(tǒng)的行為而引入的一些附加參數(shù)。這些參數(shù)通常與模型或系統(tǒng)的主要參數(shù)無(wú)關(guān)，但卻可以對(duì)模型或系統(tǒng)的性能產(chǎn)生影響。

由于設(shè)計(jì)、制造和布局等因素導(dǎo)致，這些參數(shù)會(huì)對(duì)電路的性能產(chǎn)生顯著影響，因此在進(jìn)行電路設(shè)計(jì)和仿真時(shí)必須考慮。

MOS管寄生參數(shù)

MOS管的寄生參數(shù)是指在集成電路設(shè)計(jì)中，除MOS管基本電氣特性（如柵極電壓、漏極電壓、柵極電流等）外，由于制造工藝、封裝方式以及電路布局等因素而產(chǎn)生的額外參數(shù)。

輸入電容Cgs ：指柵極與源極之間的電容。當(dāng)柵極信號(hào)變化時(shí)，由于柵極與源極之間存在電容，就會(huì)導(dǎo)致電壓延遲和相位延遲的問(wèn)題。這對(duì)于高頻電路設(shè)計(jì)來(lái)說(shuō)是非常重要的，需要準(zhǔn)確地建立輸入電容模型，以保證電路性能的穩(wěn)定和可靠。

輸出電容Cgd ：指漏極與柵極之間的電容。當(dāng)MOS管工作時(shí)，由于漏極與柵極之間存在電容，就會(huì)導(dǎo)致輸出電壓變化的延遲和相位延遲。這對(duì)于高速數(shù)字電路設(shè)計(jì)來(lái)說(shuō)是非常關(guān)鍵的，需要準(zhǔn)確地建立輸出電容模型，以保證電路的穩(wěn)定和可靠。

反向傳輸電容Cgb ：指柵極與襯底（或稱(chēng)為基極）之間的電容。當(dāng)MOS管工作時(shí)，由于柵極與襯底之間存在電容，就會(huì)導(dǎo)致電流的反向傳輸和漏電流的增加。這對(duì)于低功耗電路設(shè)計(jì)來(lái)說(shuō)是非常重要的，需要準(zhǔn)確地建立反向傳輸電容模型，以保證電路的低功耗和高性能。

漏極電導(dǎo)Gds ：指漏極電流與漏極電壓之間的關(guān)系。當(dāng)MOS管工作時(shí)，由于漏極電流與漏極電壓之間存在一定的關(guān)系，就會(huì)導(dǎo)致漏極電流的非線性增加和漏極電壓的非線性變化。這對(duì)于模擬電路設(shè)計(jì)來(lái)說(shuō)是非常關(guān)鍵的，需要準(zhǔn)確地建立漏極電導(dǎo)模型，以保證電路的線性和穩(wěn)定。

柵極電導(dǎo)Ggs ：指柵極電流與柵極電壓之間的關(guān)系。當(dāng)MOS管工作時(shí)，由于柵極電流與柵極電壓之間存在一定的關(guān)系，就會(huì)導(dǎo)致柵極電流的非線性增加和柵極電壓的非線性變化。這對(duì)于模擬電路設(shè)計(jì)來(lái)說(shuō)也是非常關(guān)鍵的，需要準(zhǔn)確地建立柵極電導(dǎo)模型，以保證電路的線性和穩(wěn)定。

此外，源邊感抗和漏極感抗也是MOS管寄生參數(shù)中重要的兩種。源邊感抗主要來(lái)源于晶圓DIE和封裝之間的Bonding線的感抗，以及源邊引腳到地的PCB走線的感抗。漏極感抗主要由內(nèi)部的封裝電感以及連接的電感組成。

MOS管寄生參數(shù)對(duì)電路性能產(chǎn)生顯著影響：

輸入電容 Cgs：影響高頻電路設(shè)計(jì)的穩(wěn)定性和可靠性。

輸出電容 Cgd：影響高速數(shù)字電路的穩(wěn)定性和可靠性。

反向傳輸電容 Cgb：影響低功耗電路設(shè)計(jì)的性能。

漏極電導(dǎo) Gds和柵極電導(dǎo)Ggs：影響模擬電路的線性和穩(wěn)定性。

過(guò)孔寄生參數(shù)

在高速數(shù)字電路設(shè)計(jì)中，過(guò)孔（金屬氧化孔）不僅連接各層印制導(dǎo)線，還會(huì)產(chǎn)生寄生電容和寄生電感。

寄生電容可以通過(guò)公式C=1.41∈TD1/（D2-D1）計(jì)算，其中C是過(guò)孔的寄生電容，∈是PCB板基材的介電常數(shù)，T是PCB板的厚度，D1是過(guò)孔焊盤(pán)的直徑，D2是過(guò)孔在鋪地層上的隔離孔直徑；寄生電感可以通過(guò)公式L=5.08h[ln(4h/d)+1]計(jì)算，其中L是過(guò)孔的電感，h是過(guò)孔的長(zhǎng)度，d是中心鉆孔的直徑。

寄生參數(shù)提取

在大規(guī)模集成電路設(shè)計(jì)中，寄生參數(shù)的提取通常包括以下幾個(gè)步驟：

1.布局布線：根據(jù)工藝特點(diǎn)和參數(shù)進(jìn)行布局布線。

2.版圖設(shè)計(jì)：設(shè)計(jì)版圖信息文件。

3.參數(shù)提取：使用計(jì)算機(jī)輔助設(shè)計(jì)（CAD)工具進(jìn)行寄生參數(shù)的提取，生成包含描述各種線上電阻、電容以及寄生電阻電容的網(wǎng)表文件。這些文件既可以用于LVS檢查Q，也可以用于后仿真。

聯(lián)系方式：鄒先生

座機(jī)：0755-83888366-8022

手機(jī)：18123972950（微信同號(hào)）

QQ：2880195519

聯(lián)系地址：深圳市龍華區(qū)英泰科匯廣場(chǎng)2棟1902

搜索微信公眾號(hào):“KIA半導(dǎo)體”或掃碼關(guān)注官方微信公眾號(hào)

關(guān)注官方微信公眾號(hào)：提供 MOS管 技術(shù)支持

免責(zé)聲明：網(wǎng)站部分圖文來(lái)源其它出處，如有侵權(quán)請(qǐng)聯(lián)系刪除。